سلام وقت بخیر
یه پروژه لازم دارم vivado با زینک ۷۰۰۰ آماده شده باشه و زبان vhdl
موضوعش مهم نیست فقط میخام ارائه بدم به استاد پروژه زیاد آسون یا زیاد پیچیده نباشه
نوزده ساعت پیش
با
6
پیشنهاد رسیده
حداکثر بودجه:
300,000 تومان
عنوان پروژه : vivado📑 موضوع خاصی برای پروژه ندارم یه پروژه میخام با نرم افزار vivado که با zynq7000 باشه تا به استاد تحویل بدم و با زبان vhdl باشه خیلی بهتره.1 روز
دوازده ساعت پیش
با
15
پیشنهاد رسیده
حداکثر بودجه:
300,000 تومان
یه پروژه لازم دارم vivado با زینک ۷۰۰۰ آماده شده باشه و زبان vhdl باشه بهتره
موضوعش مهم نیست فقط میخام ارائه بدم به استاد پروژه زیاد آسون یا زیاد پیچیده نباشه.
یه گزارش هم داشته باشه
از قبل هم اگه پرو
هفده روز پیش
با
3
پیشنهاد رسیده
حداکثر بودجه:
750,000 تومان
سلام وقت بخیر
یه پروژه لازم دارم vivado با زینک ۷۰۰۰ آماده شده باشه و زبان vhdl
موضوعش مهم نیست فقط میخام ارائه بدم به استاد پروژه زیاد آسون یا زیاد پیچیده نباشه
نوزده ساعت پیش
حداکثر بودجه:
300,000 تومان
سلام. یه پروژه درسی verilog هست. میخواستم ببینم امکان انجامش هست براتون؟عنوان: طراحی دیاگرام و کد verilog درس fpgaرشته: مهندسی برقزمان: 3 روزطراحی یک RISC در FPGA با دیاگرامها و ماژولها.کنترلر باید دا
دو روز پیش
با
5
پیشنهاد رسیده
حداکثر بودجه:
750,000 تومان
یک پروژه vhdl در نرم افزار ise ، این پروژه 2به توان ایکس است ، ایکس عدد اعشاری است و هدف پروژه پیاده سازی این عبارت ریاضی با عملیات شیف و جمع است تا هزینه ی پیاده سازی آن کم شود. و هدف دیگر نیز دقت م
سه روز پیش
حداکثر بودجه:
750,000 تومان
سلام
اصلا کاری به نرم افزار نداره ایشون دیتا شیت ها و کدها نگرفتن چطوری متوجه هستن باید چکار کنن!
بعد دیروز گفتم که باید برای اینجا از چه نرم افزاری استفاده کنن هرچند باید خودشون میدونستن چه نرم افزا
چهار روز پیش
حداکثر بودجه:
750,000 تومان
برای مشاهده اطلاعات پروژه لطفا وارد شوید
شش روز پیش
با
12
پیشنهاد رسیده
حداکثر بودجه:
15,000,000 تومان
80011:سلام وقتتون بخیرعذر میخوام شما در رابطه با پیاده سازی کد vhdl با cadence تجربه ای دارید؟امکان آموزشش به خودم هست ؟فقط بحث پیاده سازی vhdl با Cadenceمیخوام نحوه طراحی و پیاده سازی کد VHDL با استف
یازده روز پیش
با
3
پیشنهاد رسیده
حداکثر بودجه:
5,000,000 تومان
فایل پیدیاف سوالات رو آپلود کردم بهتر توضیح داده شده اونجا. کدها به زبان vhdl یا verilog ران بشن بهتره و فایل اصلی و خروجی رو میخوام. سنتز هم نشه اوکیه.
یازده روز پیش
با
26
پیشنهاد رسیده
حداکثر بودجه:
300,000 تومان
سلام وقت بخیر من یه پروزه وریلاگ داشتم میتونید انجامش بدید؟یک روز
چهارده روز پیش
حداکثر بودجه:
300,000 تومان
پروژه بر حسب برنامه نویسی وریلاگ اطلاعات تکمیلی در فایل ضمیمه شده
چهارده روز پیش
با
2
پیشنهاد رسیده
حداکثر بودجه:
1,000,000 تومان
سلامیه مقاله بهروز در خصوص vhdl انتخاب کن با تایید استادت. از تکنیک های توان پایین استفاده کن و بهینه سازیش کن و ی مقاله جدید ازش در بیارمثلا یکی دوتا مقاله بدهیم استاد تایید که کرد بعد دیگه این روش ا
یک پروژه ۲به توان x داریم که مقدار x اعشاریه ، و عرض بیت x ،رو برای مثال 12 در نظر میگیریم که 6بیت صحیح و 6بیت اعشاریه ،البته این عرض بیت امکان تغییر داره یعنی قابل تغییر باشه. میخواهیم از ضرب اس
هجده روز پیش
با
1
پیشنهاد رسیده
سلام لطفا فایل زیپ شده را باز کنید فایل تمرین را کاملا مطالعه فرمایید اگر کاملا مسلط هستید پیشنهاد بفرمایید سپاس
سلام وقت بخیر
به یک نفر مسلط به وریلاگ (verilog) برای انجام پروژه
تا دوشنبه شب
بیست روز پیش
با
1
پیشنهاد رسیده
پروژه پایان ترم دانشگاهی هست.(مدار های منطقی)
4 تا فایل .V هست که باید کامل بشن.
حتما توضیحات کدی که زدید باید نوشته بشه.
برای اطلاعات بیشتر فایل ضمیمه (FinalProject)رو بخونید.
بیست روز پیش
با
1
پیشنهاد رسیده
در هنگام پیاده سازی به موارد زیر دقت کنید:
بخش مسیر داده را بصورت بلوک دیاگرام و بخش کنترلر را بصورت ماشین حالت رسمکنید و همراه با فایل های شبیه سازی تحویل دهید.
از درستی عملکرد خود روی کاغذ مطمئن شوی
بیست و هشت روز پیش
با
2
پیشنهاد رسیده
#کد_پروژه: 79483
موضوع: پروژه VHDL /
سلام وقت بخیر یه پروژه دانشجویی دارم برآورد هزینه و زمان براممیکنید ممنونمیشم نوشتن کد VHDL مربوط به سیستم معادلات بالا به گونه ای که کد بتواند رفتار معادله را دنب
سلام سوال زیر با وریلاگ انجام بشه و توضیح هم نیاز دارم .
بخش مسیر داده رو به صورت بلوک دیاگرام و بخش کنترلر به صورت ماشین حالت رسم بشه و همراه فایل شبیه سازی داده شود .
برای تک تک ماژول ها تست بنچ نی
#کد_پروژه: 79283
موضوع: پروژه Vhdl /
Vhdl لطفا برسی کنید
بیست و چهار روز پیش
با
4
پیشنهاد رسیده
درودوقت بخير اين بايد شبيه سازي پست لي اوت بشه و پارامترهاي اس و نوير فيگرش انجام بشه. تو چه مدت ميتونيد اين كار را انجام دهيد و با چه هزينه ايدرود ٢ هفته با كيدنس بايد انجام شود
سلامپروژه دانشجوييمقطع : ليسانسرشته: مهندسي كامپيوتر و فناوري اطلاعاتموضوع: طراحی و پیاده سازی یک ماشین حالت برای کنترل یک چراغ راهنماییتوضيح: در این پروژه دانشجو باید یک ماشین حالت را برای کنترل توال
بیست و شش روز پیش
با
4
پیشنهاد رسیده
سلام خسته نباشید خداقوت
من یک پروژه نهایی دارم مجدد برای مدارمنطقی که باید با کد VHDL به همراه گزارش تحویل بدم
ددلاینش تا ۳ روز دیگه یعنی آخره روزه ۱۳ ام مهلت داره
نرم افزار ISE و کد VHDL
یک پروژه طراحی cpu ساده دارم با زبان های VHDL,Verilog که جزئیاتش رو توی فایل pdf براتون میفرستم
بیست و هشت روز پیش
با
4
پیشنهاد رسیده