برای مشاهده اطلاعات پروژه لطفا وارد شوید
بیست و دو ساعت پیش
با
13
پیشنهاد رسیده
حداکثر بودجه:
5,000,000 تومان
برای مشاهده اطلاعات پروژه لطفا وارد شوید
بیست و دو ساعت پیش
با
25
پیشنهاد رسیده
حداکثر بودجه:
5,000,000 تومان
موضوع : پروژه mipsسلام: پروژه معماری کامپیوتر به زبان سخت افزار mips مزاحمتون میشم =
Ise
با vhdl: زمان 12 روز هستش ممنون میشم هزینه رو بفرمایید
سیزده روز پیش
با
3
پیشنهاد رسیده
66389:سلام وقت بخیری کلاسیفایر svm هست که کد پایتونش هم موجودهمیخواستم روی fpga پیاده بشه،هدف هم کاهش حد اکثری ران تایمهتوضیحاتم مینویسم اگ لازمه در مورد کد
میخام کد اجرایی فایل پایتون ر بده برای پیاد
هفده روز پیش
با
3
پیشنهاد رسیده
حداکثر بودجه:
5,000,000 تومان
سلام وقت بخیر
ی پروژه دارم پیاده سازی کلاسیفایر svm روی fpga
کد پایتونش موجوده
ی توضیح مختصر هم هست
تا جمعه هم میخام
ویوادو ترجیحا
vhdl
دوازده روز پیش
حداکثر بودجه:
300,000 تومان
در مقالات برای پیاده سازی از synopsys و fpga استفاده شده است و می خواهم شبیه سازی را انجام دهم.
بیست روز پیش
با
2
پیشنهاد رسیده
با سلام.
من یه FPGA ALTERA با پارت نامبر ep3c10n144 دارم.پارت فلش epcs16 است.
ساده ترین برنامه ممکن رو میخام پیاده کنید که صرفا JTAG CHAIN و پروگرامر و فلش تست بشه.یک led چشمک زن روی یکی از پایه ها ب
الف) طراحی سوییچ: هدف از این بخش پروژه طراحی آیسی سوییچ برای پورت RS-232 است، بدین صورت که در این آیسییک ورودی سریال را میتوان به 4 خروجی سریال هدایت کرد. اما لزوما هر داده ورودی برای تمامی 4 سریال ار
سلام. وقت به خیر.لطف میکنید این پروژه بررسی کنید.این پروژه با vhdl میخوام پیاده سازی بشه.r
یک ماه پیش
با
13
پیشنهاد رسیده
روز بخیر.
بنده یه پروژه ای داشتم که پیادهسازی الگوریتم کوانتومی شُر روی fpga هست. یه برد zynq دارم و میخوام این الگوریتم ۵۰۰۰ بار اجرا بشه و نتایج نهاییش روی یک نمودار نشون داده بشه.
یک تا دو ماه.
میخ
یک سال پیش
با
2
پیشنهاد رسیده
سلامجهت شبیه سازی در نرم افزار کیدنس یا ads میخواستم مطالب زیر رایک تقویت کننده دو طبقه هست، طبقه اول یک تقویت کننده معمولی OTS هست که در فیدبک های طبقه اول فقط مقاومت ها حذف شده و در طبقه دوم یک تقوی
یک ماه پیش
با
2
پیشنهاد رسیده
یک شبکه عصبی ساده برای مجموعه داده MINST ایجاد شود با نرم افزار ویوادو شرح پروژه در پیوست آمده است.
یک ماه پیش
با
2
پیشنهاد رسیده
- یک پروژه بهینه سازی با verilog دارم
- تا صبح 16 ام مهلت داره
- شرح پروژه در داخل فایل است
- مساحت سخت افزاری کد aes باید کمتر از کدی که ارسال کردم باشه
- فایل های پروژه را ضمیمه کردم
یک ماه پیش
با
1
پیشنهاد رسیده
#پروژه_جدید #کدپروژه : 74333موضوع : پروژه vhdl : با سلام و ارادت ==ارتباط برد ارتیکس۷ با فای ksz9021gn و پیاده سازی و مقایسه دو روش udp, tcp در سرعت ۱۰۰۰ با کد نویسی vhdl آیا در بانک موجود است ؟ و ه
- مقطع : کارشناسی ، رشته : کامپیوتر
- نرم افزار مربوطه : vhdl / ISE
- موضوع پروژه :برنامه نویسی vhdl
- پروژه درسی
- پروژه VHDL :
پیاده سازی دستورات حافظه ای کامپیوتر پایه موریس مانو ( شامل ۷ دستور
یک ماه پیش
با
3
پیشنهاد رسیده
با زبان vhdl
کامپیوتر مانو را طبق طراحی کتاب معماری کامپیوتر، پیاده سازی کرده و دستورات زیر را در آن بارگذاری و سپس اجرا نمایید.
(باید بتواند دستورات حافظه ای را ترجمه کرده و انجام دهد)
100: LDA 750
1
سلام
پروژه ما در خصوص اتصال vga به stm32 f4 هست.
کدی رو نوشتم که بازی snake هست و میخواهم رو ان اجرا کنم اما مشکل اتصال رو دارم.
مهم اتصال vga هست و خود برنامه ما مهم نیست. تنهای یه چیزی رو بشه نمای
یک ماه پیش
با
2
پیشنهاد رسیده
فقط افراد دعوت شده قادر به مشاهده پروژه هستند
خصوصی
آگهی استخدام/ اعلان
یک باس apb که یه ضرب کننده سریالی و یک apb-pwm بهش متصل میشهمن کدهای زیر برنامه رو هم دارم که باید از همونا استفاده بشه و فقط تغییرات لازم داده بشه تا بهم وصل بشنو testbech هم میخوادخیلی مهمه که برای
انجام پروژه انکدر در نرم افزار ise vhdl
سلام وقت بخیر
۱- هدف پروژه :
پیاده سازی کد مورس ارسال / دریافت توسط برد FPGA شرکت Altera با استفاده از نرم افزار Quartus
۲- برای این پروژه تمام کد ها بخش های مختلف شامل ارتباط کیبرد، موس، مانیتور، می
سه ماه پیش
با
6
پیشنهاد رسیده
- تمرین دانشجویی وریلاگ داشتم خودم انجام دادم فقط یکم دیباگ میخواد
- پردازنده pdp8 رو با دیتاپس و کنترل یونیت و چرخه دستورالعمل و دستورات بالا باید طراحی بشه که طراحی کردم ولی نتیجه نهایی یه ایراداتی
پروژه vhdl
شبیه سازی با isim
پروژه ماشین پایه مانو به زبان vhdl، با پیاده سازی 7 دستور حافظهای (AND, ADD, LDA, STA, BUN, BSA, ISA)، با استفاده از نرم افزار ISE را میخواهم.
یک ماه پیش
با
2
پیشنهاد رسیده
پروژه درس مدار منطقی .
ساخت یک گردونه شانس .
کار با وریلاگ در مدلسیم و توضیح مفصل درباره پروژه تحویل داده شده .تا جمعه 13 ام ساعت 12 ظهر اخرین مهلت
قیمت 250 ت