طراحي و مدلسازي معماري يک پردازنده ساده در سطح RTL
دوازده سال پیش منتشر شده
تعداد بازدید: 2181
کد پروژه: 12473
شرح پروژه
ARC با معماري و مجموعه دستورات پردازنده (ARCInstructionSet) [ - با استفاده از اطلاعات موجود در فايل [ 2
آشنا شويد.
مدل کنيد. Verilog - پردازنده را با
- کدهاي اسمبلي بنويسيد که از دستورات مختلف با داده هاي متنوع استفاده شده است. ترجيحا از برنامه هاي با محاسبات
نسبتا زياد استفاده کنيد (مرتب سازي، جستجو، الگوريتمهاي رمز ساده و ....).
ذخيره کنيد. instruction.hex - کدهاي ماشين متناظر با کد اسمبلي را توليد کنيد و در فايلي به نام
بارگذاري کنيد (با استفاده از دستور (instruction memory) را در حافظه برنامه پردازنده instruction.hex - فايل
.($readmemh
دستورات را تک تک از حافظه برنامه بخوانيد و اجرا کنيد. modelsim - در شبيه سازي پردازنده در
- نتيجه اجرا را با نتيجه مورد نظر مقايسه کنيد و در صورت مشاهده تناقض پردازنده را اشکالزدايي کنيد.
مراجع
[1]http://en.wikipedia.org/wiki/Butterworth_filter
[2]https://www.google.com/url?sa=t&rct=j&q=&esrc=s&source=web&cd=1&sqi=2&ved=0
CDEQFjAA&url=http%3A%2F%2Fwww4.wittenberg.edu%2Facademics%2Fmathcomp%2Fs
helburne%2Fcomp255%2Fnotes%2FARCInstructionSetSp10.pdf&ei=vG_uUMaiG6SK4gSdwI
HwCQ&usg=AFQjCNGYlTNNjOvFGVLrzshUxgjbWqmbLw&sig2=54hoEiCbJO9Wp7yGubcMw&
bvm=bv.1357700187,d.bGE&cad=rja
زیرساخت:
verilog
قابل تحویل:
مهارت ها و تخصص های مورد نیاز
مهلت برای انجام
35روز
وضعیت مناقصه
بسته
درباره کارفرما
عضویت دوازده سال پیش
