تمرین ساده verilog
پنج سال پیش منتشر شده
تعداد بازدید: 543
کد پروژه: 178439
شرح پروژه
سلام
الف)لازم است با کنار هم قرار دادن مدار جمع و ضرب 4 بیتی یک واحد محاسبه 4 بیتی تعریف کنید و گذرگاه ارتباطی بین این واحد و حافظه 4 بیتی را برقرار کنید. با فعال کردن سیگنال های کنترلی از طریق تست بنچ عملکرد گذرگاه و مسیر داده را بررسی کنید
ب)یک کنترلر بر روی مسیر داده ی خود قرار دهید به طوری که دریافت داده از ورودی و ذخیره در حافظه، دریافت داده از حافظه و ذخیره مجدد نتایج محاسبه و نیز ارسال داده های حافظه به خروجی را کنترل نماید.
برنامه با زبانverilog در xilinix ise شبیه سازی شود.
مهارت ها و تخصص های مورد نیاز
مهلت برای انجام
3روز
وضعیت مناقصه
بسته
درباره کارفرما
عضویت نه سال پیش
