آشنایی با vcoو قفل شده فاز pll
پنج سال پیش منتشر شده
تعداد بازدید: 253
کد پروژه: 196631
شرح پروژه
2 .پس از قفل شدن، فرکانس را به ترتیب کم و زیاد کنید تا جایی که PLL از حالت قفل خارج نشود، این فرکانس های کمینه و
بیشینه را یادداشت کنید و محدوده ی قفل PLL( LR )را به دست آورید.
3 .با کاهش فرکانس PLL را از قفل خارج کنید. سپس فرکانس سیگنال ورودی را به آرامی زیاد کنید تا PLL دوباره قفل شود.
فرکانس شروع قفل را یادداشت کنید.
4 .با افزایش فرکانس PLL را از قفل خارج کنید. سپس فرکانس سیگنال ورودی را به آرامی کاهش دهید تا PLL دوباره قفل شود.
فرکانس شروع قفل را یادداشت کنید و محدوده ی ورود به قفل )CR )را به دست آورید.
5 .به جای خازن 1uF.0 ،خازن 150pF قرار دهید و LR و CR را دوباره به دست آورید. آیا محدوده ی CR تغیر قابل توجهی
نسبت به مرحله ی قبل داشته است؟ چرا؟
6 .به جای آشکارساز فاز XOR ،از آشکارساز فاز PFD استفاده کنید )خروجی آشکارساز فاز PFD پین شمارهی 13 است( و دوباره
LR و CR را با قرار دادن خازن 1uF.0 به دست آورید. چه نتیجهای می گیرید؟
پ( )شبیهسازی( مدار را با نرم افزار ORCAD شبیهسازی و آنالیز کنید و خروجی های خواسته شده در مراحل قبل را مشاهده و
نمودارهای خروجی نرم افزار را چا
این پروژه شامل 1 فایل مهم است، لطفا قبل از ارسال پیشنهاد حتما نسبت به بررسی این فایل اقدام فرمایید.
مهارت ها و تخصص های مورد نیاز
مهلت برای انجام
3روز
وضعیت مناقصه
بسته
درباره کارفرما
عضویت پنج سال پیش
