پیاده سازی پایپ لاین MIPS با Verilog
چهار سال پیش منتشر شده
تعداد بازدید: 407
کد پروژه: 200959
شرح پروژه
پیاده سازی پایپ لاین MIPS با Verilog
زمان تحویل تا 5شنبه ساعت 10 شب
شما باید 5 مرحله را اجرا کنید: Fetch ، Decode ، Execute ، Memory ، WriteBack.
پروژه باید دارای 10 ماژول باشد:
Fetch , IF/ID
Decode , ID/EXE
Execute, EXE/MEM
Memory , MEM/WB
WriteBack
و ماژول اصلی که از همه ماژول های بالا instance می گیرد.
فایل پروژه به صورت زیپ شده همراه با 10 فایل زیر و توضیح مختصر در مورد نحوه ی کار پروژه (هر ماژول و بلوک کد چه عملی را انجام می دهد) ارسال شود:
(fetch file, test file of fetch module, decode file, test file of decode module ,execute file, test file of execute module, memory file, test file of memory module, writeback file, test file of writeback module, main file , test of main module)
مهارت ها و تخصص های مورد نیاز
مهلت برای انجام
2روز
وضعیت مناقصه
بسته
درباره کارفرما
عضویت چهار سال پیش
