پروژه FPGA زبان وريلاگ
هشت سال پیش منتشر شده
تعداد بازدید: 1688
کد پروژه: 37864
شرح پروژه
فرستنده داده هايي را به صورت سريال به FPGA ارسال ميکند بايد ابتدا و انتها داده 11011 قرار گيرد اگر در خود داده نيز 11011وجود داشته باشد باعث اشتباه ميشود بنابراين Bit stuffing در فرستنده هرجا به رشته 1101 برسد يک صفر اخر آن اضافه ميکند و در FPGA به عنوان گيرنده هرجا به 11010 برسد صفر اخر ان را حذف ميکند . متن کامل در ضميمه ارائه شده است.
قابل تحویل:
این پروژه شامل 1 فایل مهم است، لطفا قبل از ارسال پیشنهاد حتما نسبت به بررسی این فایل اقدام فرمایید.
مهارت ها و تخصص های مورد نیاز
بودجه
5,000 تومان تا 100,000 تومان
مهلت برای انجام
3روز
وضعیت مناقصه
انجام شده
درباره کارفرما
عضویت هشت سال پیش
