تمرین vhdl با نرم افزار ise
هفت سال پیش منتشر شده
تعداد بازدید: 1860
کد پروژه: 85045
شرح پروژه
1- طراحی شمارنده بالاو پایین شمار با امکان لود کردن داده شروع شمارش و سیگنال انتخاب بالا یا پایین شمار بودن
2- یک شفت رجیستر دارای یک ورودی موازی 16 بیتی ، یک خروجی موازی 16 بیتی ، یک سیگنال clk ، یک سیگنال load ، یک سیگنال left/right و یک سیگنال دوبیتی Num_of_shift است. با هر لبه کلاک بالا رونده اگر سیگنال load غیر فعال باشد عدد درون شیفت رجیستر به تعداد مشخص شده در سیگنال Num_of _shift به چپ یا به راست بسته به وضعیت سیگنال left/right شیفت داده می شود. مدار شیفت رجیستر را طراحی نمایید.
3- یک مقسم فرکانس بر n طراحی نمایید. این مدار یک ورودی کلاک با فرکانس مشخص را دریافت می کند و در خروجی یک سیگنال کلاک که فرکانس آن یک n ام فرکانس کلاک ورودی است تولید می کند.
4- یک ساعت دیجیتالی با امکان تنظیم آلارم طراحی نمایید
این پروژه شامل 1 فایل مهم است، لطفا قبل از ارسال پیشنهاد حتما نسبت به بررسی این فایل اقدام فرمایید.
مهارت ها و تخصص های مورد نیاز
مبلغ پروژه
70,000 تومان
مهلت برای انجام
2روز
وضعیت مناقصه
انجام شده
درباره کارفرما
عضویت چهارده سال پیش
