پیاده سازی کارآمد یک فیلتر دیجیتال پاسخ ضربه محدود با استفاده از کدهای قابل سنتز زبان توصیف سخت افزاری Verilog

---

شرح پروژه

1.طراحی و پیاده سازی یک فیلتر FIR پایه در متلب به صورت ممیز شناور

-تعیین نوع فیلتر

-تعیین ضرایب فیلتر

-تعداد tap ها و خطوط تاخیر فیلتر

-تعیین درجه فیلتر

2.اعمال ورودی ها به فیلتر و بررسی نتایج در حوزه زمان و فرکانس   

(ورودی ها):

-سینوسی در باند گذار

-سینوسی خارج از باند گذار

-مجموع دو سینوسی در داخل و خارج از باند عبور فیلتر

-مجموع دو سینوسی داخل باند عبور + نویز

3.تبدیل ممیز شناور به ممیز ثابت

(در ابتدا یک فیلتر با مشخصات مورد نظر در محیط متلب بصورت ممیز شناور طراحی و پیاده سازی شده و سپس همین پیاده سازی بصورت ممیز ثابت طراحی شده و با نتایج ممیز شناور مقایسه شده است. سپس کدهای MATLAB ممیز ثابت با استفاده از زبان توصیف سخت افزار  Verilog به کدهای قابل سنتز و قابل پیاده سازی بر روی تراشه FPGA پیاده سازی شده است. صحت نتایج پیاده سازی مجددا" در محیط شبیه سازی ISE و نیز MATLAB مورد تایید قرار گرفته است. انتخاب معماری و نیز عرض بیت مناسب برای پیاده سازی ممیز ثابت باعث شده تا پیاده سازی انجام شده در این کار کارآمدتر از پیاده سازی های  مشابه انجام گرفته تا کنون باشد.)

4.پیاده سازی با استفاده از نرم افزار ISE و مقایسه نتایج با نرم افزار MATLAB

(خروجی های ممیز ثابت شده حاصل از پیاده سازی به زبان سخت افزار را با پیاده سازی نرم افزاری ممیز شناور به زبان MATLAB مقایسه کرد و نتایج در هر دو برنامه تقریبا اورلب شوند)

5. آموزش برای دفاع پایان نامه

این پروژه شامل 1 فایل مهم است، لطفا قبل از ارسال پیشنهاد حتما نسبت به بررسی این فایل اقدام فرمایید.

مهارت ها و تخصص های مورد نیاز

---

---