پروژه وریلاگ(16581)+

---

شرح پروژه

 _ زمان اتمام تا
دو تا  پروژه 👇
با نرم‌ افزار وریلاگ طراحی شود
توضیحات بیشتر در متن پایین نوشته شده است 👇👇

پروژه نهایی آز دیجیتال۱:


طراحی ماجول محاسبه گری با شرایط زیر:
محاسبه همزمان سینوس، کسینوس، تانژانت و کُتانژات، به طوری که ورودی آن بر حسب درجه باشد.
توجه کنید که خیلی محدودیت نمیزارم و خیلی از جزییات نمیگم که دستتون باز باشه.
راهنمایی: علاوه بر پورت ورودی که زاویه را دریافت میکند، باید یک خط selection هم داشته باشد که با استفاده از آن تعیین کرد که خروجی چ باشد (سینوس باشد یا کسینوس و تانژانت و...).

هیچ محدودیتی در روش طراحی نداریم. یعنی میتونید از روش بسط‌ مک لورن، cordic و... استفاده کنید. اولویت اینه که مک لورن نباشه.
ولی کسی که ملاحظات طراحی داشته باشه، نمره بیشتری میگیره. ملاحظاتی مانند میزان توان مصرفی، سرعت، دقت و میزان منابع استفاده شده و...

پیشنهاد: به نظرم سعی کنید حداقل از دو روش‌ مختلف در طراحی استفاده کنید و داده ها را با هم مقایسه کنید. براحتی میتونید تاخیر مسیر بحرانی و توان مصرفی و منابع بکار گرفته شده رو از نرم افزارهای ISE و VIVADO استخراج کنید.پروژه نهایی آز دیجیتال۱:


طراحی ماجول محاسبه گری با شرایط زیر:
محاسبه همزمان سینوس، کسینوس، تانژانت و کُتانژات، به طوری که ورودی آن بر حسب درجه باشد.
توجه کنید که خیلی محدودیت نمیزارم و خیلی از جزییات نمیگم که دستتون باز باشه.
راهنمایی: علاوه بر پورت ورودی که زاویه را دریافت میکند، باید یک خط selection هم داشته باشد که با استفاده از آن تعیین کرد که خروجی چ باشد (سینوس باشد یا کسینوس و تانژانت و...).

هیچ محدودیتی در روش طراحی نداریم. یعنی میتونید از روش بسط‌ مک لورن، cordic و... استفاده کنید. اولویت اینه که مک لورن نباشه.
ولی کسی که ملاحظات طراحی داشته باشه، نمره بیشتری میگیره. ملاحظاتی مانند میزان توان مصرفی، سرعت، دقت و میزان منابع استفاده شده و...

پیشنهاد: به نظرم سعی کنید حداقل از دو روش‌ مختلف در طراحی استفاده کنید و داده ها را با هم مقایسه کنید. براحتی میتونید تاخیر مسیر بحرانی و توان مصرفی و منابع بکار گرفته شده رو از نرم افزارهای ISE و VIVADO استخراج کنید.

پروژه نهایی آز دیجیتال۲

پروژه خیلی ساده هستش.
یک میکروی master داریم و دو تا slave.  
 عملکرد: ابتدا master قفل هستش. باید با یک پسورد پنج رقمی دسترسی ها آزاد بشه. وقتی که قسمت لاگین اوکی شد، در سمت master هر شماره‌ای از کیپد که فشار داده شود (از شماره ۱ تا ۳) مقادیر سنسورهای مربوطه در سمت slave، هم در lcd سمت slave و هم در master نمایش داده شود. Slave1 در ردیف اول و slave2  در ردیف دوم سمت master نمایش داده شود.
اون fault generatorها هم به صورت تصادفی تولید خطا میکنن. باید سازوکاری داشته باشید که خطاها تشخیص و تصحیح بشه. اون قسمت تولید خطاها طراحیش رو اختیاری دادم که درصد مشابهت صفر بشه.
پارامترهایی مثل Fosc، baud rate، و... اختیاریه.
ابهامی بود بفرمایید تا رفع کنم.
تایمر کانتر هم ندادم که سخت نشه.
پروتکل ارتباطی هم UART هستش.

ددلاین: سه روز بعد از آخرین امتحان گروه برق.
+++

این پروژه شامل 1 فایل مهم است، لطفا قبل از ارسال پیشنهاد حتما نسبت به بررسی این فایل اقدام فرمایید.

مهارت ها و تخصص های مورد نیاز

---

---