طراحی کردن و شبیه سازی کردن یک تنظیم کننده ولتاژ LDO با سرعت زیاد و داشتن تلفات کم توان با استفاده از روش ثبات کننده، ساخته شده از D-LATCH
دو سال پیش منتشر شده
تعداد بازدید: 316
کد پروژه: 420811
شرح پروژه
تنظیمکنندههای ولتاژ LDO نسبت به سایر مبدلهای DC-DC دارای مزایای بسیاری هستند، از جمله بهرهوری توان بالا و تنظیم ولتاژ کم. تحقیقات صورت گرفته در این زمینه با روشهای جدید و با رویکردهای نو در کاهش مصرف توان و افزایش سرعت پاسخدهی در تنظیمکنندههای LDO، راهحلهای کارآمد و عملی بسیاری را ارائه کرده است.
در تنظیمکنندههای LDO اولیه، استفاده از ثبات برای راهاندازی ترانزیستورهای تأمینکننده جریان بار جهت تنظیم ولتاژ خروجی معمول بود. در این ساختار، از فلیپفلاپ نوع D استفاده میشد. اما عیب این روش، استفاده از تعداد زیادی ترانزیستور بود که باعث افزایش مصرف توان، افزایش سطح اشغال تراشه و کاهش سرعت پاسخدهی میشد و همچنین ریپل ولتاژ منبع تغذیه در خروجی آن ظاهر میشد.
در مدار پیشنهادی، از روش ثبات انتقالدهنده با استفاده از D-Latch استفاده شده است. این مدار دارای تعداد کمتری ترانزیستور است و همچنین سرعت پاسخدهی آن نسبت به تغییرات بار بیشتر است.
مهارت ها و تخصص های مورد نیاز
مهلت برای انجام
20روز
وضعیت مناقصه
بسته
درباره کارفرما
عضویت دو سال پیش
