(77355))=/ پروژه vhdl

---

شرح پروژه

سلام وقت بخیر
فایل rule.pdf یا rule.html را ببینید. در این فایل بخش های مربوط به VHDL  را توجه نکنید چون کاری با آنها در این مرحله نداریم. از بخش شبیه سازی یا simulation چند مورد اول مرتبط با Verilog  را ببینید.  حالا قرار است کدی با C++ بنویسیم که این قوانین (نه فقط این مثالها) را روی کد وریلاگ چک کند.
راهنمایی موثر: کد زیر دارای امکان خواندن مستقیم فایل وریلاگ و دستور خط فرمان  verilator --lint-only -Wall foo.v
است که بنظرم اگر از این کد برای شروع با این خط فرمان (البته از سورس کدش در برنامه خودتان!!) کارتان راحتر انجام می شود.  https://github.com/verilator/verilator ###########

جزئیات پروژه:
{ 1. Add rules from pdf/html of novas nlint (at least 65 rules)
2. Test more examples from /git/efabless projects codes (at least 4 code per rue)
3. Json-style outputs and logs
4. Verilator integration? (checkbox) }

اینا میشه تعداد قوانینی که باید داشته باشه با جزئیات کدی که باید نوشته بشه

میتونید خود کد رو توی ی فایل  تی اکس تی بزنید
که من فقط حتی کد رو نشون بدم
که برا شما بابت نت خرج  نشه

ی چیزی بگم بهتون
این آدرس لینک گیت هاب ک اون روعه

استاد گقتن که انگار باید از توی اون روش کار در بیارین

۳. منظورتان از json output این است که لاگ های lint که در ترمینال انداخته میشود به قالب json ساخته شودو  علاوه بر فرمت فعلی بصورت JSON در یک فایل هم بنویسید.
۴. منظور از verilator integration یعنی دستور --lint-only در برنامه Verilator قواعد تعریف شده شما را هم بررسی کند.

اینو هم از استاد پرسیدم که منظورتون از گزینه ۳ و ۴وچیه

تا پنجشنبه شب زمان دارم

این پروژه شامل 1 فایل مهم است، لطفا قبل از ارسال پیشنهاد حتما نسبت به بررسی این فایل اقدام فرمایید.

مهارت ها و تخصص های مورد نیاز

---

---